Cadence推最新印刷電路板(PCB)技術(shù)
2012-10-11 08:56 來(lái)源：電子產(chǎn)品世界 責編：王岑
- 摘要：
- 全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS)，于近日宣布推出最新版Allegro®印刷電路板(PCB)技術(shù)，解決客戶(hù)對于高效產(chǎn)品開(kāi)發(fā)的簡(jiǎn)化解決方案的需要。
【CPP114】訊：全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS)，于近日宣布推出最新版Allegro®印刷電路板(PCB)技術(shù)，解決客戶(hù)對于高效產(chǎn)品開(kāi)發(fā)的簡(jiǎn)化解決方案的需要。Allegro 16.6能夠將高速界面的時(shí)序閉合加快30-50%，這有賴(lài)于時(shí)序敏感型物理實(shí)現與驗證，其對應的業(yè)界首個(gè)電子CAD(ECAD)團隊協(xié)作環(huán)境，面向使用Microsoft SharePoint技術(shù)的PCB設計。
“芯片設計師的任務(wù)是在緊迫的上市時(shí)間限制下開(kāi)發(fā)日益復雜的產(chǎn)品，快速方便地調用本地與國際設計團隊和資源，會(huì )帶來(lái)極大的競爭優(yōu)勢，”微軟創(chuàng )新及產(chǎn)品生命周期管理解決方案主管Simon Floyd說(shuō)，“Cadence® PCB設計工具與SharePoint集成，提供了一種獨特環(huán)境，促進(jìn)團隊協(xié)作、設計創(chuàng )建與控制，生產(chǎn)力會(huì )得到極大的提升。”
Allegro 16.6產(chǎn)品線(xiàn)的新功能有助于嵌入式雙面及垂直部件的小型化改良，改進(jìn)時(shí)序敏感型物理實(shí)現與驗證，加快時(shí)序閉合，并改進(jìn)ECAD和機械化CAD(MCAD)協(xié)同設計--這些都對加快多功能電子產(chǎn)品的開(kāi)發(fā)至關(guān)重要。
Allegro套件業(yè)界領(lǐng)先的PCB設計小型化功能是2011年推出的。Allegro 16.6產(chǎn)品套件繼續利用嵌入式有源及無(wú)源元件最新的生產(chǎn)工藝，解決電路板尺寸不斷縮小有關(guān)的特定設計問(wèn)題。元件可利用Z軸垂直潛入到PCB內層，大大減少X和Y軸布線(xiàn)空間。
“我們領(lǐng)先的ECP(C)技術(shù)滿(mǎn)足了客戶(hù)對于節約成本的小型化需求，”AT&S高級封裝首席運營(yíng)官Mark Beesley說(shuō)，“Cadence與AT&S已經(jīng)合作多年，如今正在解決共同客戶(hù)對于高級小型化技術(shù)的需要。”
Allegro 16.6通過(guò)自動(dòng)交互延遲調整(AiDT)加快時(shí)序敏感型物理實(shí)現。自動(dòng)交互延遲調整可縮短時(shí)間，滿(mǎn)足高級標準界面的時(shí)序約束，例如DDR3等，縮短的程度可達30-50%。AiDT可幫助用戶(hù)逐個(gè)界面地迅速調整關(guān)鍵高速信號的時(shí)間，或將其應用于字節通道級，將PCB上的線(xiàn)路調整時(shí)間從數日縮短到幾個(gè)小時(shí)。EMA Timing Designer結合Allegro PCB SI功能，幫助用戶(hù)迅速實(shí)現關(guān)鍵高速信號的時(shí)序閉合。
PCB/enclosure協(xié)同設計通過(guò)ECAD-MCAD流程進(jìn)行簡(jiǎn)化，基于proStep iViP標準的EDMD schema 2.0版本。此流程可減少ECAD和MCAD團隊之間不必要的迭代，縮短產(chǎn)品開(kāi)發(fā)時(shí)間。
“芯片設計師的任務(wù)是在緊迫的上市時(shí)間限制下開(kāi)發(fā)日益復雜的產(chǎn)品，快速方便地調用本地與國際設計團隊和資源，會(huì )帶來(lái)極大的競爭優(yōu)勢，”微軟創(chuàng )新及產(chǎn)品生命周期管理解決方案主管Simon Floyd說(shuō)，“Cadence® PCB設計工具與SharePoint集成，提供了一種獨特環(huán)境，促進(jìn)團隊協(xié)作、設計創(chuàng )建與控制，生產(chǎn)力會(huì )得到極大的提升。”
Allegro 16.6產(chǎn)品線(xiàn)的新功能有助于嵌入式雙面及垂直部件的小型化改良，改進(jìn)時(shí)序敏感型物理實(shí)現與驗證，加快時(shí)序閉合，并改進(jìn)ECAD和機械化CAD(MCAD)協(xié)同設計--這些都對加快多功能電子產(chǎn)品的開(kāi)發(fā)至關(guān)重要。
Allegro套件業(yè)界領(lǐng)先的PCB設計小型化功能是2011年推出的。Allegro 16.6產(chǎn)品套件繼續利用嵌入式有源及無(wú)源元件最新的生產(chǎn)工藝，解決電路板尺寸不斷縮小有關(guān)的特定設計問(wèn)題。元件可利用Z軸垂直潛入到PCB內層，大大減少X和Y軸布線(xiàn)空間。
“我們領(lǐng)先的ECP(C)技術(shù)滿(mǎn)足了客戶(hù)對于節約成本的小型化需求，”AT&S高級封裝首席運營(yíng)官Mark Beesley說(shuō)，“Cadence與AT&S已經(jīng)合作多年，如今正在解決共同客戶(hù)對于高級小型化技術(shù)的需要。”
Allegro 16.6通過(guò)自動(dòng)交互延遲調整(AiDT)加快時(shí)序敏感型物理實(shí)現。自動(dòng)交互延遲調整可縮短時(shí)間，滿(mǎn)足高級標準界面的時(shí)序約束，例如DDR3等，縮短的程度可達30-50%。AiDT可幫助用戶(hù)逐個(gè)界面地迅速調整關(guān)鍵高速信號的時(shí)間，或將其應用于字節通道級，將PCB上的線(xiàn)路調整時(shí)間從數日縮短到幾個(gè)小時(shí)。EMA Timing Designer結合Allegro PCB SI功能，幫助用戶(hù)迅速實(shí)現關(guān)鍵高速信號的時(shí)序閉合。
PCB/enclosure協(xié)同設計通過(guò)ECAD-MCAD流程進(jìn)行簡(jiǎn)化，基于proStep iViP標準的EDMD schema 2.0版本。此流程可減少ECAD和MCAD團隊之間不必要的迭代，縮短產(chǎn)品開(kāi)發(fā)時(shí)間。
意商城news.jpg)
-
相關(guān)新聞： - ·日本：北川精機以印刷電路板制造裝置為主重建業(yè)務(wù) 2012.08.24
- ·印刷電路板產(chǎn)業(yè)電解銅箔是未來(lái)發(fā)展趨勢 2012.08.09
- ·歐洲最大印刷電路板制造商下月在華投產(chǎn) 2012.08.08
- ·印刷電路板廠(chǎng)向西部發(fā)展 牽動(dòng)供應鏈投資效應 2012.08.01
【我要印】印刷廠(chǎng)與需方印務(wù)對接，海量印刷訂單供您任意選擇。
【cpp114】印刷機械、零配件供求信息對接，讓客戶(hù)方便找到您。- 【我的耗材】采購低于市場(chǎng)價(jià)5%-20%的印刷耗材，為您節省成本。
- 【印東印西】全國領(lǐng)先的印刷品網(wǎng)上采購商城,讓印刷不花錢(qián)。
- 關(guān)于我們|聯(lián)系方式|誠聘英才|幫助中心|意見(jiàn)反饋|版權聲明|媒體秀|渠道代理
- 滬ICP備18018458號-3法律支持:上海市富蘭德林律師事務(wù)所
- Copyright © 2019上海印搜文化傳媒股份有限公司 電話(huà)：18816622098
天天操天天添天天插 久久久久综合日本亚洲 五月99久久婷婷国产综合亚洲 国产精品视频免费一区二区